基于FPGA的SPI通讯接口设计

计算机光盘软件与应用　２０１３年第Ｏ３期　Ｃｏｍｐｕｔｅｒ　ＣＤ　Ｓｏｆｔｗａｒｅ　ａｎｄ　Ａｐｐｌｉｃａｔｉｏｎｓ　软件设计开发　基于ＦＰＧＡ的ＳＰ　Ｉ通讯接口设计　吴佳　（江苏自动化研究所，江苏连云港２２２００６）　摘要：文章介绍基于ＦＰＧＡ的ＳＰＩ通讯接口设计，采用Ｖｅｄｌｏｇ硬件描述语言编程，用综合工具Ｓｙｎｐｌｉｆｙ对设计进　行综合，用ＭｏｄｅｌＳｉｍ进行时序仿真测试，最后在ＦＰＧＡ上实现完成。　关键词：ＦＰＧＡ；ＳＰＩ；通讯　中图分类号：ＴＰ３６８．１　文献标识码：Ａ　文章编号：１００７—９５９９（２ｏ１３）０３　０１９７—０２　１概述　ＳＰＩ数据传输　随着数字技术应用的日益广泛，产品也日益向高度集　ＳＰＩ根据ＳＣＫ的极性和数据在ｓｃＫ跳变边沿发送和采　成化、多功能化、可扩展化、高速化等方面发展，因此现　集数据的不同可分为四种不同的数据传输模式，通过ＳＰＯＬ　场可编程门阵列ＦＰＧＡ在高速数据采集、数字通信、编码　和ＣＰＨＡ来区分，ＣＰＯＬ用来设置时钟极性，ＣＰＨＡ用来　解码等方面得到了大量的应用，对提高产品整体性能和稳　设置时间相位。　定性等方面也发挥了极大作用。　（１）ＣＰＯＬ＝０，ＣＰＨＡ＝０　ＳＰＩ通信作为一种串行通讯方式，因其具有简单、高速、　若ＣＰ０Ｌ＝０，ＳＣＫ在数据传输的空闲阶段保持低电平，　全双工等特点，其广泛应用于通信领域、消费电子领域、　ＳＣＫ低高平有效；若ＣＰＨＡ＝０，数据在第一个时钟沿被采　工业及数据处理领域等。　样。在数据传输中，第一位数据在ＳＣＫ的第一个上升沿之　本文介绍了基于ＦＰＧＡ的ＳＰＩ通讯接口设计，通过　前输出到数据线上，而其他位数据将在ＳＣＫ的下降沿输出，　ＦＰＧＡ的编解码完成不同芯片间或板间的高速数据通讯要　所有数据均在ＳＣＫ的上升沿被采样，波形如图２所示。　求，同时又具有高度的灵活性和集成化，便于后续的扩展　ｎ门ｒ＿］ｒ－］厂］ｒ－］厂＿１广］　与升级。　＿＿＾＿——　２　ＡｃｒｅＩ　ＦＰＧＡ及Ｌｉｅｒｏ　ＩＤＥ　本设计选用Ａｃｔｅｌ公司的ＰｒｏＡＳＩＣ３系列芯片，其独特　的Ｆｌａｓｈ架构的ＦＰＧＡ在单芯片、低功耗、安全性、可靠　性等方面具有卓越表现。无需加载芯片也简化了系统设计，　图２　ＣＰＯＬ＝０　ＣＰＨＡ＝０模式波形图　使得器件可以执行重要的系统初始化任务，并节省了物料　（２）ＣＰＯＬ＝Ｉ，ＣＰＨＡ　成本和ＰＣＢ空间，同时也提高了器件的安全性。　若ＣＰＯＬ＝Ｉ，ＳＣＫ在数据传输的空闲阶段保持高电平，　Ｌｉｂｅｒｏ集成设计环境（ＤＥ）是Ａｅｔｅｌ针对其所有ＦＰＧＡ　ＳＣＫ低龟平有效：若ＣＰＨＡ　０，数据在第一个时钟沿被采　设计的一套完备的软件工具套件。Ｌｉｂｅｒｏ　ＩＤＥ能快速有效　样。在数据传输中，第一位数据在ＳＣＫ的第一个下降沿之　地管理整个设计流程，从设计、综合和仿真，到基础规划、　前输出到数据线上，而其他位数据将在ＳＣＫ的上升沿输出，　布局布线、时序约束和分析、功率分析以及程序文件生成。　所有数据均在ＳＣＫ的下降沿被采样。　３　ＳＰＩ通讯协议　（３）ＣＰＯＬ＝０，ＣＰＨＡ＝Ｉ　一　ＳＰＩ（Ｓｅｒｉａｌ　Ｐｅｒｉｐｈｅｒａｌ　Ｉｎｔｅｒｆａｃｅ）是一种由Ｍｏｔｏｒｏｌａ推　若ＣＰＯＬ＝Ｏ，ＳＣＫ在数据传输的空闲阶段保持低电平，　出的串行外围设备接口，是以主从方式工作，一个ＳＰＩ总　ＳＣＫ高电平有效；若ＣＰＨＡ＝Ｉ，数据在第二个时钟沿被采　线可以连接多个主机和多个从机，但是在同一时刻只允许　样。在数据传输中，所有数据位均在ＳＣＫ的上升沿输出到　有一个主机操作总线（如图１所示）。ＳＰＩ通讯时在主从机　数据线上，在ＳＣＫ的下降沿被采样。　两端形成一个环形结构，即在ＳＣＫ的控制下　两个双向移　（４）ＣＰＯＬ＝Ｉ，ＣＰＨＡ＝Ｉ　位寄存器进行数据交换。ＳＰＩ通讯协议需要四根线，分别是　若ＣＰＯＬ＝Ｉ，ＳＣＫ在数据传输的空闲阶段保持高电平，　ＭＯＳＩ（主机输出，从机输入）、ＭＯＳＩ（主机输入，从机输　ＳＣＫ低电平有效；若ｃＰＨ　＝１，数据在第二个时钟沿被采　出）、ＭＩＳＯ、ＳＣＫ（时钟信号，由主机产生）、ＳＳ（从机使　样。在数据传输中，所有数据位均在ＳＣＫ的下降沿输出到　能信号，由主机控制）。　数据线上，在ＳＣＫ的上升沿被采样。　４　ＦＰＧＡ实现ｓＰＩ通讯接口设计　根据ＳＰＩ通讯协议的特点，由ＣＰＯＬ和ＣＰＨＡ配置四　种不同的数据传输模式，据此在ＳＣＫ上升沿时或下降沿时　进行数据的发送和采样，用Ｖｅｒｉｌｏｇ硬件描述语言编程实现。　ＳＰＩ通讯接口模块的设计框图如图３所示：　输入端口：　ｎＲＳＴ：模块复位输入信号，低电平复位；　图１　ＳＰＩ通讯示意图　（下转第１９９页）　计算机光盘软件与应用　２０１３年第Ｏ３期　Ｃｏｍｐｕｔｅｒ　ＣＤ　Ｓｏｆｔｗａｒｅ　ａｎｄ　Ａｐｐｌｉｃａｔｉｏｎｓ　软件设计开发　各自的特色核心业务系统。　银行系统的特色，包括：　（１）银行服务产品化。银行提供的服务是以产品的形　式出现的。诸如存款类产品、贷款类产品、卡类产品、债　券类产品、其他类产品等。真正让业务人员制定符合市场　的银行服务产品，更快推出新产品，占领市场先机，使银　行服务更为贴近客户，满足客户不同需求，保持系统核心　稳定，减少系统维护难度。这就需要应用参数化、模块化　所设计的银行核心业务系统。从业务的角度上看，银行是　提供给客户不同的服务，根据服务不同，系统可以配置成　不同的产品。从服务的角度上看，按提供服务（或者说产　品）按生命周期分成了不同阶段。从产品的角度上考虑，　不同的阶段分别对应不同的属性。简单用公式表示：服务　基本内容＋阶段１＋阶段２＋阶段３＋…，产品＝产品基　本属性＋属性１＋属性２＋属性３＋…产品层参数介于系统　层参数和账户参数之间，产品可以分层，也提供专门工具　维护产品。参数定制，就是满足新产品的业务需要，通过　对业务系统的参数进行配置以及不同业务模块之间的组　合，从而以较短时间推出新产品，缩短周期，同时减少工　作量，对系统进行修改和修护节约大量时间和成本，达到　低成本高效率的效果。　（２）具体的技术创新和突破，主要包括：明确核心银　行系统定位，总体集成架构，松耦合的设计理念，科学数　据库分区的方法，快速和可扩展的夜问交易，并行批处理　调度，高吞吐量的在线批处理能力，高效稳定的短期交易　＝（３）管理战略方面，管理创新应建立起与新的市场形　势相适应的产权制度、经营理念、组织形式、人才战略、　企业文化等一系列新制度框架。　可以说银行核心业务系统的实施是一项较为复杂和庞　大的工程系统，其中有诸多预测的风险，但是比较利与弊，　利是大于弊的，新系统可以给银行带来巨大的效益，为客户　提供更为优质高效的综合金融服务。促进银行核心业务系统　的更新换代。因此，提升银行的核心竞争力必须依靠银行核　心系统的创新。如何创新，还有待在实践中进一步探索。　参考文献：　［１刘玉成，张帝．１］开放式平台银行核心系统可行性分析　Ⅱ】．中国金融电脑，２０１２（１）．　［２］刘向民．重视客户与产品管理重塑银行核心系统田．　金融电子化）Ｏｌ０（１０）．　－　［３］杨宏玲，王小朋．加强管理创新，提升中国银行业的核　心竞争力Ⅱ】．金融教学与研究，２ｏｏ４（１）．　【４］于春玲．新一代核心系统呼唤管理创新Ⅱ】．银行　家，２０ｏ８（３）．　【５］杨忠．什么是商业银行最好的核心业务系统田．金融　电子化，２００４（１１）．　【６］赵晓斌．浅谈银行核心业务系统Ｕ】．现代商业银　行；２００４（９）．　模式。　（上　ｎＲＳＴ　李敏．银行参数管理系统的研究与实现Ⅱ】．吉林大　学，２００７．，　［８］金钺．基于ＳＯＡ架构的银行核心系统Ⅱ］．微计算机信　息，２０１１（４）．　ＣＬＫ　ＲＤ　ＷＲ　ＴＸ　ＲＤＹ　５　ＳＰｌ设计验证　ＳＰＩ通讯接口模块用Ｖｅｒｉｌｏｇ硬件描述语言编程，由综　合工具Ｓｙｎｐｌｉｆｙ对设计进行综合，由ＭｏｄｃｌＳｉｍ进行时序仿　真测试，最后下载到ＦＰＧＡ上实现。通过与不同的５１单片　机和ＡＲＭ处理器连接，可在２０Ｍ速率下长时间通讯保持　数据传输稳定可靠。　ＣＰＨＡ　ＣＰ０Ｌ　：模块控雷埘输入　ＳＣ　ＳＳ　模块状念输ｉ＿ｉ｛１　ＭｏＳｌ　・　接收移能锝存器卜－—叫接收数据黼存器卜－　娶　攀　ＴＸ　ＤＡＴＡ　发送数据寄存器卜—　发送移位寄存麟卜　ＭｌＳＱ。　图３　ＳＰＩ通讯接口模块设计框图　ＣＬＫ：模块工作时钟，应不低于４倍ＳＣＫ．　６结束语　ＳＰＩ总线是当前流行的串行接口的一种，它满足工程设　计的要求，使开发人员能够简单迅速的完成设计工作，实现　功能要求。　ＲＤ　Ｗｉｔ：模块发送和接收字节或字的读写控制，高电　平为读，低电平为写；　将它与ＦＰＧＡ编程结合，利用ＦＰＧＡ的灵活性，使电子　设计能够在很短的周期内完成，符合当今电子设计的要求，　ＣＰＯＬ：模块工作模式选择，ＣＰＯＬ用来设置时钟极性；　具有简洁高效、便于修改、可扩展性强等特点。　ＣＰＨＡ：模块工作模式选择，ＣＰＨＡ用来设置时间相位；　参考文献：　ＳＣＫ：ＳＰＩ通讯时钟，控制通讯数据每一位发送和接收；　［Ｉ苏伟禄施隆照．１］基于ＭＣＵ　ＩＰ核的ＳＰＩ接口ＡＳＩＣ设　ＳＳ：从机片选信号，低电平选中该从机；　．中国集成电路，２０１１（１０）．　・　ＭＯＳＩ：主机出从机入，根据ＣＰＯＬ和ＣＰＨＡ的不同，　计及实现Ⅱ】［２］汪永琳，丁一．一种３线制半）Ｋ－ｃ　ＳＰＩ接口设计Ⅱ１．半导　在ＳＣＫ的上升沿或下降沿采样数据；　体技术２０１０（ｏ５）．　ＴＸ　ＤＡＴＡ：发送字节或字写入端口；　【３］祝红彬，李伟，刘子骥，蒋亚东．基于单片机ＳＰＩ器件的　输出端口：　串口控制叩．现代电子技术，２００９（２４）．　ＴＸ　ＲＤＹ：发送准备好信号；　ＲＸ　ＲＤＹ：接收准备好信号；　［４］杨美刚，李小文．ＳＰＩ接口及其在数据交换中的应用Ⅱ】．　通信技术．２００７（１１）．　ＲＸ　ＤＡＴＡ：接收字节或字读出端口；　［５］孙丰军，余春喧．ＳＰＩ串行总线接口的Ｖｅｒｉｌｏｇ实现Ⅱ】．　ＭＩＳＯ：主机入从机出，根据ＣＰＯＬ和ＣＰＨＡ的不同，　现代电子技术．２００５（１６）．　在ＳＣＫ的上升沿或下降沿发送数据：　１９９．．——　．——